3827442
Beschreibung
Mindmap von Cristina Pérez9355, aktualisiert more than 1 year ago
|
Erstellt von Cristina Pérez9355
vor etwa 9 Jahre
|
|
Vhdl source file
- synthesis
- circuit synthesized for a target chip
PDL, FPGA
- VHDL-based simulation
TestBench
- behavioral high-level simulation
- Gate-level simulation
- Run simulation
- Run simulation
- behavioral high-level simulation
- LAB test & measurements
- VHDL-based simulation
TestBench
- circuit synthesized for a target chip
PDL, FPGA
- Circuit_1.vhd
- writing a text file
scriptum editor
- equation
- equation
- schematic entry
translation
- schematic
- schematic
Möchten Sie kostenlos Ihre eigenen Mindmaps mit GoConqr erstellen? Mehr erfahren.