Elementos del microprocesador

Anmerkungen:

• OBJETIVO

1. Mantener cerca de la ALU la información requerida actual o posteriormente
   1. CACHÉ
      1. Más alto nivel en la jerarquía
      2. Buffer de alta velocidad entre el alto rendimiento del CPU y la memoria principal
         1. Localización
            1. SRAM [con interfaz síncrona ] : Chip con la ALU
            2. Principio de Localidad
               1. Localidad Temporal
                  1. Datos usado en el pasado son probables de ser reusados posteriormente
               2. +
               3. Localidad Espacial
                  1. Datos actualmente referenciado, pueden ser referenciados posteriormente
         2. Niveles
            1. L1
               1. Cuando una referencia a memoria es generada, hay un look up table en la caché
                  1. I-caché : Instrucciones
                  2. D-caché: Datos
            2. L2
               1. Caché Inclusivo [Hit]
                  1. Los datos solicitados se eliminan de la memoria caché
               2. Caché Exclusivo [Miss]
                  1. Los datos solicitados se quedan en la memoria caché
         3. Política de Ubicación
            1. Bloque de memoria:
               1. Secuencia de palabras de memoria en un tamaño de línea
                  1. Asociativa
                     1. Alojados en cualquier bloque de la caché
                  2. Directa
                     1. Mapeo restringido a una sola entrada
                  3. Asociada por conjuntos
                     1. Asignado un conjunto de la caché, se puede ubicar en cualquiera de los bloques
         4. Política de Reemplazo
            1. Menos Usado Recientemente
               1. Sustituye el bloque que hace más tiempo que no se ha usado en la caché,
            2. Aleatoria
               1. El bloque es reemplazado de forma aleatoria
            3. Menos frecuencias usadas
               1. Sustituye el bloque que ha experimentado menos referencias
            4. FIFO
               1. Se usa el algoritmo First In First Out
      3. Mucho menor a la memoria principal (DRAM)
         1. Tiempo de acceso proporcional a su tamaño
         2. No puede contener todo el código y datos ejecutados en el programa
   2. MEMORIA VIRTUAL
      1. Aumentar el grado de multiprogramación.
      2. Extiende la memoria física
         1. Reutilizar marcos cuando ya no hay disponibles en la memoria física
            1. En la RAM estan los marcos o frames, donde se almacenan las páginas de un proceso
               1. Direcciones dentro del marco: direcciones físicas
               2. Para llevar la traducción de una dir logica a una fisica se hace uso de la tabla de páginas
                  1. La tabla de pags nos permite saber en que marco se encuentra que pag, y asi determinar en que dir fisica se encuentra cierta direccion logica que queremos direccionar en el programa
                     1. Referencía a una dirección que se encuentra en una página de un prorama direcciones lógicas
                        1. El conjunto de direcciones lógicas genera el espacio de direcciones lógicas
                  2. tabla de páginas tiene un num de pagina, y su respectivo num de marco donde se encuentra es pag.
            2. Ventaja: compartir marcos con los diferentes programas y aumentar la posibilidad de ejecutar mas programas
   3. PIPELINE
      1. IF [Instruction Fetch]
         1. Extracción de la instrucción de la memoria I-caché direccionada por el PC
      2. ID [Decodificación de Instrucción]
         1. Tipo de instrucción es reconocida, también se ejecutan los extensores
      3. EX [Ejecución]
         1. ALU: Operaciones lógica-aritméticas DIRECCIÓN: instrucción de carga o almacenamiento PC: branch
      4. Mem
         1. CARGA: el contenido de Mem(address) se extrae ALMACENAMIENTO: El contenido de la localidad se modifica OTRO: No pasa nada pero obligatoriamente debe pasar por aquí
      5. WB (Write Back)
         1. Mientras no sea Branch o Almacenamiento, la operación es almacenada en el registro de resultado
      6. Entran instrucciones, entubamiento de las etapas
         1. Cada etapa debe durar el mismo tiempo, se utilizan buffers para almacenar los resultados hasta que la siguiente fase que de libre
            1. Overlapping
               1. Permite que no se tenga que esperar una instrucciónhasta que se concluyan las 5 etapas, sino que cada que queda una etapa libre, puede comenzar la siguiente instrucción y se agiliza el timepo
         2. Técnica base del funcionamiento de los procesadores actuales