NVIC gestionează întreruperile externe pentru:
a. Cortex M3;
b. Cortex M4;
c. Cortex A4.
2. Stările unei excepții pot fi:
a. În așteptare;
b. Inactive;
c. Active în execuție.
3. NVIC este acronimul pentru:
a. No Value In Control;
b. Near Vector Interrupt Control;
c. Nested Vector Interrupt Control.
4. Care registri speciali (Cortex M4) sunt utilizați pentru mascarea întreruperilor?
a. PRIMASK;
b. PSR
c. BASEPRI;
5. Valoarea excepției curente în execuție (Cortex M4) este indicată în registrul:
a. BASEPRI;
b. IPSR;
c. EPSR;
6. O excepție cu o prioritate mai mare poate suspenda din execuție o excepție cu prioritate mai mică.
a. Adevărat;
b. Fals.
7. Cortex M4 suportă:
a. 256 niveluri de prioritate;
b. 240 niveluri de prioritate;
c. 32 niveluri de prioritate.
8. Utilizând priority configuration register:
a. Valoarea mai mică are prioritate mai mare;
b. Valoarea mai mare are prioritate mai mare;
c. Valoarea mai mică are prioritate mai mică;
d. Valoarea mai mare are prioritate mai mică.
9. Subpriority reprezintă:
a. Un nivel de memorie;
b. Ordinea servirii în cazul în care mai multe întreruperi sau excepții au aceeași preempt priority;
c. O stare a unei excepții.
10. Preempt priority este o întrerupere ce poate suspenda execuția unei preempt priority mai mare.
a. Fals;
b. Adevărat;
11. Atributele de acces la memorie pot fi bufferable, adică:
a. Scrierea în memorie se face cu ajutorul unui buffer;
b. Procesorul continuă execuția următoarelor instrucțiuni;
c. Datele pot fi copiate într-o memorie cache.
12. Atributele de acces pot fi cacheable, adică:
a. Se folosește un buffer intermediar;
b. Se folosește memoria cache;
c. Codul este extras și executat într-o singură zonă de memorie.
13. Atributele de acces pot fi executabile ceea ce înseamnă că:
a. Procesorul poate extrage și executa codul programului într-o singură regiune de memorie;
c. Scrierea în memorie se face prin intermediul unui buffer;
14. Atributele de acces sunt shareable:
a. Datele din această regiune pot fi partajabile;
b. Procesorul poate extrage și executa codul programului într-o singură regiune de memorie;
c. Este utilizată preponderent memoria cache.
15. Operațiile Bit Band permit:
a. Operații multiple Load-Store;
b. Operații singulare Load-Store;
c. O singură operație Read/ Write.
16. Operațiile Bit Band in Keil:
a. Nu permit ca transferurile nealiniate sa fie suportate de operațiile pe stivă;
b. Impun ca variabilele ce trebuie accesate să fie declarate volatile;
c. Nu folosesc accese exclusive.
17. Rolul acceselor exclusive este de a:
a. Permite tranferurilor nealiniate să fie suportate de Bit Band;
b. Implementa semafoarele pe Cortex M3;
c. Implementa mutex.
18. Modul Little Endian:
a. Poate comuta in execuție cu Big Endian;
b. Este folosit mereu la extragerea instrucțiunilor;
c. Pornește cu octetul MSB.
19. Avantajele MPU sunt:
a. Previne coruperea datelor din S0;
b. Permite regiunilor de memorie să fie Read/Write astfel încât datele să poată fi accesate ușor;
c. Detectează accesele neașteptate la memorie.
20. MPU:
a. Generează excepții pentru accesele la memorie care nu sunt definite de MPU;
b. Protejează memoria;
c. Nu poate separa datele în taskuri de procesare;
