En los procesadores superescalares, la planificación de la ejecución de las instrucciones es:
Estática
Forzada
Dinámica
Aleatoria
En un procesador superescalar es necesario contar con algún dispositivo de almacenamiento temporal para las instrucciones que finalizan de forma desordenada.
En los procesadores VLIW, la planificación de la ejecución de las instrucciones es:
Indicar cómo se denomina la técnica que, en un procesador VLIW, permite eliminar ciertas dependencias de datos:
Planificación estática de bucles
Desenrollado de bucles
Renombrado de bucles
Emisión desordenada de bucles
En los procesadores superescalares, el número de instrucciones que se lanza en cada ciclo:
No es fijo
Es igual al número de ALUs
Es siempre múltiplo de 2
Es fijo
En un procesador superescalar es el compilador el que planifica las instrucciones a ejecutar.
Al número de cauces segmentados de un procesador superescalar se le conoce con el nombre de:
Escala
Cardinalidad
Grado
Etapa
