36825635
Descripción
Test por Andrey Luiz, actualizado hace más de 1 año
|
Creado por Andrey Luiz
hace más de 2 años
|
|
Pregunta 1
Pregunta
O que consiste a arquitetura do Pentium 4?
Respuesta
-
Intel i5
-
Casca exterior CISC com um núcleo RISC
-
Arquitetura ARM
-
Cache
Pregunta 2
Pregunta
O Pentium Pro introduz um design modesto completo.
A afirmação está?
Respuesta
- True
- False
Pregunta 3
Pregunta
Quais são os quatro estágios do pipeline?
Respuesta
-
Decodificação da operação, busca de instrução, teste de execução e atualização do resultado.
-
Decodificação da operação, busca de instrução, analisar operação e testar atualização do resultado.
-
Busca de instrução, decodificação da operação, executar operação e atualização da operação.
-
Busca de instrução, decodificação da operação, executar operação e atualização do resultado.
Pregunta 4
Pregunta
Assim como a primeira instrução, a segunda instrução do paralelismo em nível de instruções pode ser obtida, decodificada e executada, não precisando de dados produzidos pela primeira.
Respuesta
- True
- False
Pregunta 5
Pregunta
O paralelismo de máquina e determinado pelo número de instruções que podem ser obtidos e executadas ao mesmo tempo.
Respuesta
- True
- False
Pregunta 6
Pregunta
O paralelismo de máquina limitado irá usar todo desempenho ilimitado importando com a natureza do programa
Respuesta
- True
- False
Pregunta 7
Pregunta
A operação do pentium pode ser resumida da seguinte maneira:
1-Busca de instruções na memória;
2-Traduzir instruções em micro-operações;
3.Execução das micro-operações em pipeline superescalares possibilitando execução fora de ordem;
4.Retorno da execução das micro-operações passa para os registradores do processador na ordem do programa original."
Respuesta
- True
- False
Pregunta 8
Pregunta
Sabendo que o pepiline do Pentium 4 possui uma lógica de execução em ordem (FRONT-END) que é divida em 4 Etapas da operação do Pentium.
Assinale a sentença que contém as 4 etapas em ordem:
Respuesta
-
GERAÇÃO DE MICRO-OPS; RENOMEAÇÃO DOS REGISTRADORES; DRIVE; BUSCA DE TRACE CACHE.
-
BUSCA DE TRACE CACHE; GERAÇÃO DE MICRO-OPS; PONTEIRO DA PRÓXIMA INSTRUÇÃO DO TRACE CACHE; DRIVE.
-
BUSCA DE TRACE CACHE; PONTEIRO DA PRÓXIMA INSTRUÇÃO DO TRACE CACHE; FILA DE MICRO-OPS; GERAÇÃO DE MICRO-OPS.
-
GERAÇÃO DE MICRO-OPS; PONTEIRO DA PRÓXIMA INSTRUÇÃO DO TRACE CACHE; BUSCA DE TRACE CACHE; DRIVE.
-
GERAÇÃO DE MICRO-OPS; FILA DE MICRO-OPS; DRIVE; RENOMEAÇÃO DOS REGISTRADORES; DRIVE.
Pregunta 9
Pregunta
O Córtex -A8 é um processador da família ARM, referido como processador de aplicação. Um processador de aplicações ARM é um processador embarcado que executa sistemas operacionais complexos para aplicações sem fio .A respeito do Córtex -A8 assinale a alternativa correta.
Respuesta
-
Refere-se aos atributos de um sistema visíveis a um programador ou, em outras palavras, aqueles atributos que possuem um impacto direto sobre a execução lógica de um programa.
-
O fluxo principal das instruções se dá por meio de três unidades funcionais que implementam um pipeline duplo de 13 estágios e com emissão em ordem.
-
Explora o fato de que componentes como transistores, resistores e condutores podem ser fabricados a partir de um semicondutor como o silício
-
Termo originalmente referenciando o gabinete que contém a unidade central de processamento ou “main frame” de uma grande máquina de processamento em lotes (batch)
Pregunta 10
Pregunta
A unidade de leitura de instruções inclui também a cache L1 de instruções
Como pode haver vários desvios não resolvidos no pipeline, às leituras das instruções é especulativo, o que significa que não há garantia que elas serão executadas.
Um desvio ou uma instrução excepcional no fluxo de código pode causar o esvaziamento do pipeline, descartando instruções lidas.
Respuesta
- True
- False
¿Quieres crear tus propios Tests gratis con GoConqr? Más información.