SOPC Quiz 2 | Conjunto de Fichas

Fichas por Andres Minder, creado hace más de 1 año

Timing des SDRAM Die maximalen Verschiebungen zwischen System-Clock und SDRAM-Clock sind nach Datenblatt wie folgt: Maximum SDRAM Clock Lead (Verschiebung nach links) T1 = Read Lead: 8 ns T2 = Write Lead: t(clk) - 4. ns Maximum SDRAM Clock Lag (Verschiebung nach rechts) T3 = Read Lag: t(clk) - 11 ns T4 = Write Lag: 1 ns

Sin etiquetas

	Creado por Andres Minder hace más de 5 años

Cerrar

/ 5

Por favor espera - en proceso…

Welches ist die maximale Frequenz, mit der das SDRAM betrieben werden kann (bei optimaler Phasenverschiebung)?

Wie gross muss die Phasenverschiebung für obigen Fall sein?

Welches ist die maximale Frequenz, mit der das SDRAM betrieben werden kann (bei synchronen Clocks für Controller und SDRMA)?

4) Das Demodesign aus dem Tutorial soll mit dem SDRAM ergänzt werden. Das SDRAM soll neu sowohl als Daten- und Instruktionsspeicher verwendet werden. Zudem soll das ganze SOPC bei der in Aufgabe 2 berechneten Frequenz betrieben werden. Der Quarz auf dem Board ist nach wie vor 50 MHz. Zeichnen Sie das Blockdiagramm mit allen QSYS relevanten Komponenten Ihres Nios2-Systems. Definieren Sie die Typen der Avalon Interfaces bei allen Peripherien.

4) Avalon Interfaces