¿Cuál de las siguientes funciones no correspondan a un interfaz?
Corrección de posibles errores en las transmisiones.
Conversión y/o adaptación de formatos de datos.
Almacenamiento temporal de información.
Ejecución de instrucciones de entrada/salida tipo: in(), out().
Cuando hablamos del sistema de interrupciones del I8086, ¿Cuál de las siguientes afirmaciones es CIERTA?
Los dispositivos se identifican por consulta de estado ya que implementa unos sistemas de interrupciones no vectorizado.
Las direcciones de las rutinas de servicio de cada una de las interrupciones están almacenadas en una tabla que puede ocupar hasta 1024 bytes.
El sistema es capaz de gestionar hasta 1024 líneas de interrupción de forma vectorizada.
No tiene instrucciones de interrupción (interrupciones software).
Todas las anteriores son falsas.
El interfaz Centronics se puede considerar como:
Un bus paralelo asíncrono.
Un bus síncrono
Un bus paralelo síncrono con señales handshake
Todas las anteriores son falsas
Respecto al sistema de E/S en un procesador, ¿Cuál de las siguientes afirmaciones es verdadera?
Las instrucciones del tipo IN/OUT pueden utilizarse para acceder a los puertos mapeados como memoria (memory mapped I/O) en un sistema basado en el procesador I8086.
En el procesador I8086 los puertos pueden ser mapeados como memoria (memory mapped I/O) o E/S.
Los registros de los periféricos simulados en el simulador PCSpim pueden mapearse como memoria o como entrada/salida.
Cuando se realizan transferencias por DMA haciendo uso de un controlador similar al 8237 de Intel, ¿Cuál de las siguientes afirmaciones es CIERTA?
Los puertos se seleccionan en base a su dirección que se encuentra en el bus de direcciones.
Cuando el periférico solicita una transferencia por DMA el controlador de DMA automáticamente toma el control de los buses para realizar la transferencia independientemente del procesador.
En las transferencias por DMA el direccionamiento de los puertos se realiza mediante las instrucciones IN/OUT.
En las transferencias por DMA los puertos son seleccionados por la señal DACK del contador DMA.
En las transferencias por DMA los puertos son seleccionados por una señal del contador DMA.
En la conexión de diferentes dispositivos a un bus síncrono:
Solo admite la conexión de dispositivos que sean igual de rápidos.
Podemos conectar dispositivos sin que importe sus velocidades
Se ha de tener en cuenta que solo se deben conectar dispositivos seriales con información de reloj.
Respecto al comando de final de interrupción (EOI) en un controlador i8259 ¿Cuál de las siguientes afirmaciones es falsa?
No es necesario enviar un comando de EOI cuando se programa adecuadamente el i8259 cuando así sea.
Siempre es necesario que la rutina de servicio que atiende al periférico envié al final un comando de EOI para que el periférico pueda interrumpir de nuevo.
El i8259 dispone de comandos de EOI específico con posibilidad de rotar las prioridades de las líneas de interrupción.
El i8259 permite implementar un sistema de interrupciones vectorizado.
En el diseño de un bus asíncrono cual de los siguientes aspectos puede ser opcional:
La señal de reloj
El protocolo de comunicaciones
Señales de datos
Todo lo anterior es necesario
Respecto a la conexión de los diversos componentes de un sistema computador a través de buses, podemos decir que:
Es más eficiente organizar el sistema como una jerarquía de buses según prestaciones de los dispositivos.
La conexión más frecuente hoy en día es hacer uso de un único bus compartido por todos los componentes del sistema.
El rendimiento no depende de la organización de los buses sino solo de las velocidades de los dispositivos a conectar.
Cuando se conecta una impresora al puerto paralelo Centronics de un PC, la señal “ack” se utiliza para:
Indicar a la impresora que se le envía un dato.
Que la impresora indique al computador que ya está lista para aceptar un nuevo dato.
Que la impresora avise al computador que ya ha recibido el dato enviado.
En un procesador del tipo I8086 el acceso a los puertos de entrada- salida se realiza normalmente con instrucciones:
Del tipo in() Out()
Con instrucciones de acceso a puertos mapeados como memoria.
Se accede con instrucciones de los tipos anteriores.
En las transferencias por DMA utilizando el controlador 8237 de Intel, ¿Cuál de las siguientes afirmaciones es falsa?
No tiene capacidad para inicializar un bloque de memoria con un valor dado.
Puede realizar transferencias de datos entre memoria y periféricos y de memoria a memoria.
El tamaño de bloque máximo que puede transferirse es de 64K.
Los controladores pueden encadenarse para aumentar el número de canales de DMA
El protocolo “handshake” es propio de:
Un bus serie síncrono
Un bus paralelo
Un bus paralelo o serie con protocolo asíncrono.
Cuando en un diseño computador hablamos de las interrupciones, nos estamos refiriendo a:
Un método de sincronización.
Una técnica para la transferencia de datos
Es tanto una técnica de transferencia como de sincronización
Desde el punto de vista del uso del procesador, y cuando se habla de sincronización por consulta de estado podemos afirmar que:
La consulta de estado presenta un mejor rendimiento cuando se aplica a dispositivos rápidos.
Siempre será más eficiente que el uso de interrupciones debido a su fácil implementación.
El “overhead” o sobrecarga de uso de procesador es independiente del tipo de dispositivo de entrada-salida.
Cuando en el diseño de un sistema computador se maneja los TPC-C, se ha de entender que:
Es una medida del rendimiento de la entrada-salida en procesamiento de transacciones on-line.
Es un benchmark para medir el rendimiento de la CPU
Se está calculando el ancho de banda de la entrada-salida
En un modelo simplificado de periférico, un transductor es un dispositivo que tiene la funcionalidad de:
Transferir información de acuerdo a un protocolo.
Convertir un tipo de energía en otro.
Adaptar los voltajes de las señales eléctricas a las necesidades de los periféricos.
Respecto de la gestión de interrupciones en un procesador I8086, podemos afirmar que:
El sistema de interrupciones es sectorizado y el atendimiento de la interrupción consiste en ejecutar el código de la rutina de servicio que se encuentra en la dirección de memoria: 4xNo vector.
Cuando se produce una interrupción siempre se salta a una dirección de memoria fija.
El sistema de interrupciones es vectorizado y puede hacer uso de hasta 2048 vectores distintos.
todas las anteriores son falsas.
El atendimiento de una interrupción con origen en un periférico en la mayoría de los computadores da lugar a la ejecución de una rutina de servicio que debe terminar en:
Siempre con una instrucción especial de retorno que afecta al contador de programa y al estado del procesador.
Una instrucción de retorno con el mismo código de operación que el retorno de una función o subrutina en programación.
Una instrucción de salto a la dirección siguiente de la instrucción interrumpida.
Ninguna de las anteriores
¿Cuál de los siguientes factores puede ser un factor limitativo importante del rendimiento de la entrada/salida?
El sistema de memoria del computador
Usar buses síncronos
Usar buses de transmisión serie
Ninguno de los factores citados afectan realmente y de forma directa al rendimiento.
¿En cuál de los siguientes apartados se estaría haciendo referencia al transductor de un periférico?
Motor de una unidad lectora/grabadora de DVD
Diodo laser de un DVD
Cartucho de cinta magnética en una unidad de almacenamiento.
Tóner de una impresora laser.
Si en un programa x86 tenemos la secuencia de las dos siguientes instrucciones 1) MOVE reg, dato 2) OUT puerto, reg entonces podríamos afirmar que el puerto esta mapeado como:
Entrada/salida o memoria dependiendo del modo de direccionamiento utilizado para especificar el puerto.
Memoria
Entrada/Salida.
Memoria o entrada-salida dependiendo del diseño del decodificador de direcciones y la señal IO/M’
En el diseño del sistema de entrada/salida (E/S) de un computador basado en el MIPS-32 puede optarse por:
Mapear los puertos como memoria (memory mapped I/O) o como entrada/salida (mapped I/O).
Mapearlos solo como memoria.
Mapearlos solo como E/S
Cuando un procesador con arquitectura MIPS-32 ejecuta una instrucción que produce un desbordamiento (overflow) entonces se genera:
Una excepción con código distinto de 0 que puede extraerse del registro de “cause”.
Una interrupción con código de excepción 0.
Una excepción con vector fijo 12 a partir del que se calcula la dirección de la rutina de servicio.
Una interrupción cuyo código puede extraerse del registro de “status”
¿En cuál de los siguientes apartados se habla de una técnica de sincronización?
Acceso Directo a Memoria (DMA)
Entrada/salida por programa
c. Interrupción no vectorizada
Procesador de entrada/salida.
En ninguna de las anteriores.
Si consideramos las funciones que tiene que realizar el interfaz de un periférico, ¿Cuál de las siguientes afirmaciones diría que es falsa?
Detección de errores.
Decodificar y ejecutar un programa de entrada/salida de datos
Amortiguar diferencias de velocidad entre periférico y CPU
Conversión de longitud y formato de datos
Entre los registros del controlador de DMA 8237 podemos encontrar un registro local o tampón utilizado para:
Realizar transferencias de memoria a periférico
Realizar transferencias de una zona de memoria a otra.
Almacenamiento intermedio en las transferencias de datos desde un periférico rápido a memoria.
Almacenamiento intermediario en transferencias de datos de memoria a periférico lento.
En un sistema de interrupciones vectorizado y en daisy-chain ¿Cuál de las siguientes afirmaciones es cierta?
La CPU informa de un ciclo de reconocimiento de interrupción con la señal de reconocimiento de interrupción (INTA) y la identificación de los dispositivos se realiza por consulta de estado.
La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y la identificación de los dispositivos se realiza leyendo sus registros de estado.
La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y el dispositivo se identifica por un dato que deposita en el bus.
Todas las respuestas son falsas.
En relación al uso de la consulta de estado en un sistema computador podemos decir que:
El “overhead” o gasto de tiempo de CPU aumenta con los dispositivos lentos.
El “overhead” o gasto de tiempo de CPU es independiente de la velocidad de los dispositivos.
Es una solución que exige modificaciones hardware adicionales no siempre al alcance.
Es una técnica difícil de implementar a nivel de protocolos.
Si en un sistema de interrupciones basado en el controlador I8259 se quiere que el periférico conectado a la línea IRQ6 utilice el vector de identificación 0x8E ¿Cuál de los siguientes comandos de inicialización seria el correcto para tal fin?
Programar el valor 0x80 como palabra ICW2.
Programar el valor 0x8F como ICW1.
Programar el valor 0x88 como palabra ICW2.
Todos los comandos anteriores son incorrectos.
Cuando comparamos los objetivos de diseño de la entrada/salida de un computador respecto del procesador ¿Qué aspecto de los citados a continuación puede NO ser un objetivo común?
El tamaño
Mejorar el rendimiento
Diseñar un sistema con conexiones estándar
Consumo de potencia bajo.
En relación a los conceptos de máscaras de interrupción y flag (o bits) de habilitación de interrupciones residente normalmente en el registro de estado del procesador, podemos afirmar que:
Las máscaras tienen un carácter mas general que el flag de habilitación de interrupciones ya que la máscara puede actuar sobre varios niveles de interrupción.
El flag de habilitación de interrupciones afecta a todos los niveles, habilitación o no.
El enmascaramiento y la habilitación actúan por igual y se han de especificar para cada nivel proporcionando un doble mecanismo de habilitación.
Las afirmaciones a y c son ciertas.
¿Cuál de los siguientes factores pueden ser un factor limitativo importante del rendimiento de la entrada/salida?
El sistema de memoria.
Si comparamos dos procesadores con cauces de 5 y 10 etapas, podemos afirmar que en condiciones ideales y sin riesgos:
El tiempo de respuesta del cauce de 10 etapas es menor que el de 5 etapas.
El número de etapas no influye en el tiempo de respuesta.
La productividad será mayor en el cauce de 10 etapas y por tanto tendrá un mejor rendimiento.
La productividad tiende a empeorar en los cauces de más etapas.
En relación al uso de los MIPS como métrica de rendimiento de un computador, podemos afirmar que:
Es una medida válida y fiable si se utiliza para comparar máquinas con una misma arquitectura.
Es válida solo para comparar máquinas que usen el mismo compilador.
En general es poco fiable por lo que no se debe utilizar para medir el rendimiento del computador.
Todas las anteriores son falsa
Si para calcular el rendimiento de un computador en cálculo de aritmética en coma flotante se ejecuta un “benchmark” formado por 10 programas diferentes entonces la mejor forma de combinar los MFLOPS de cada programa será:
Utilizar la media aritmética de los MFLOPS de cada programa.
La mejor forma es utilizar la media geométrica.
Es más fiable y apropiado utilizar la media armónica.
Ninguno de los anteriores.
El interfaz Centronics (puerto paralelo del PC) es un claro ejemplo de:
Un bus paralelo con capacidad de direccionamiento de los dispositivos conectados.
Un bus síncrono con capacidad para conectar hasta dos dispositivos.
Un interfaz externo asíncrono que permite conectar sólo un dispositivo periférico a la vez.
Respecto a la gestión de interrupciones en un procesador I8086, podemos afirmar que:
El sistema de interrupciones es vectorizado y el atendimiento de la interrupción consiste en ejecutar el código de la rutina de servicio que se encuentra en la dirección de memoria 4xNºvector.
Todas las anteriores afirmaciones son falsas.
Cuando hablamos de SPECint2000, hacemos referencia a:
Programas SPEC de enteros, compilados con opciones para destacar la tecnología del compilador.
Programas SPEC de enteros, compilados sin opciones avanzadas de optimización de código
Programas SPEC de enteros en los que se ha mejorado la programación de alguna parte de los programas
Si en la programación de un sistema de interrupciones basado en el controlador i8259 enviamos el byte 01101000 como palabra ICW3 a un controlador, podemos afirmar que:
Estamos diseñando un sistema de interrupciones de hasta 36 niveles de interrupción.
Estamos programando un controlador esclavo e indicándole que utilice el vector 0xE8 para la línea IRQ0
Estamos programando un controlador esclavo e indicándole que utilice el vector 0xE8 para la línea IRQ1
Son falsas todas las anteriores
En la fórmula clásica del tiempo de ejecución de un programa ¿qué influencia puede tener la tecnología del compilador?
El compilador no influye en el tiempo de ejecución de un programa
Tiene influencia ya que dependiendo de la complejidad de las instrucciones cambiará el tiempo de ciclo para acomodarse a las instrucciones más complejas.
El compilador afecta tanto al recuento de instrucciones como al CPI medio del programa en función de la complejidad de las instrucciones que genere.
La técnica de “pipeline gating” en un procesador se utiliza para:
Reducir la potencia estática consumida por el procesador cuando así lo decida el mecanismo de ahorro energético implementado en el procesador.
Disminuir la frecuencia de funcionamiento del procesador cuando la carga de trabajo sea baja.
Controlar el nivel de ejecución de instrucciones de forma especulativa en base a un estimador de confianza y ahorrar consumo de energía.
Es una técnica consistente en bloquear la señal de reloj a determinadas zonas del procesador para reducir el consumo de potencia.
¿Qué acción tiene lugar cuando la rutina de servicio de un periférico envía un comando no específico de final de interrupción a un controlador i8259?
Pone a cero (resetea) el bit activo más prioritario del registro IRR.
Pone a cero (o resetea) el bit activo o línea de interrupción más prioritaria del registro ISR.
Pone a cero el bit activo más prioritario tanto del registro IRR como del registro ISR para que se pueda interrumpir de nuevo por la línea asociada a dicho bit.
En la comparativa de dos procesadores donde el consumo de potencia sea un aspecto significativo, el mejor procesador será:
El que presente menor consumo de potencia dinámica
El que tenga mejor factor de eficiencia energética
El que tenga la mejor relación: tiempo_ejecución x consumo de potencia
El que menos tiempo tarde en ejecutar la aplicación del usuario.
En relación al sistema de E/S en los sistemas computadores, ¿cuál de las siguientes afirmaciones es verdadera?
En un sistema basado en un procesador x86 las instrucciones del tipo IN/OUT pueden utilizarse para acceder a los puertos mapeados como memoria (memory mapped I/O).
En el procesador I8086 los puertos pueden ser mapeados como memoria (memory mapped I/O) o como entrada/salida.
Respecto al sistema de E/S, ¿Cuál de las siguientes afirmaciones es verdadera?
La entrada/salida en un sistema computador se pueden realizar por programa o por interrupciones.
La sincronización por consulta de estado es adecuada en periféricos de velocidad media-alta ya que no hacen esperara al procesador.
Las interrupciones son un mecanismo sólo de sincronización.
En la gestión centralizada de interrupciones mediante el controlador 8259 de Intel. ¿Cuál de las siguientes afirmaciones es falsa?
Con el encadenamiento de controladores 8259 puede construirse un sistema de hasta 64 líneas de interrupción.
Las interrupciones en el 8259 pueden habilitarse o no de forma individual mediante el registro de máscaras.
Una vez atendido el periférico es necesario enviar un comando de “final de interrupción” al controlador de interrupciones si no está activo el modo automático de final de interrupción.
El controlador puede programarse para que las prioridades de las líneas de petición de interrupciones sean determinadas de acuerdo al método daisy-chain.
En la gestión centralizada de interrupciones mediante el controlador 8259 de Intel ¿Cuál de las siguientes afirmaciones es cierta?
Los vectores de interrupción puede ser programados de forma independiente para cada línea de interrupción a través de la palabra ICW2.
La palabra de inicialización ICW2 sólo nos permite programar el vector asociado a la línea IRQ0.
Realmente el vector lo deposita el periférico que interrumpe mientras que el 8259 gestiona el resto como generar las interrupciones, gestionar prioridades, etc.
