Test por Virginie FRESSE, creado hace más de 1 año

Test sobre Notions de base en VHDL, creado por Virginie FRESSE el 28/07/2015.

154

1

0

Sin etiquetas

	Creado por Virginie FRESSE hace alrededor de 9 años

Cerrar

Notions de base en VHDL

Cada pregunta de este test está cronometrada.

Iniciar Test

Pregunta 1 de 43

1

Est un objet VHDL:

Selecciona una o más de las siguientes respuestas posibles:

Entité
signal
entier
architecture

Explicación

Pregunta 2 de 43

1

Une constante est

Selecciona una o más de las siguientes respuestas posibles:

type
sous type
objet
unité de conception

Explicación

Pregunta 3 de 43

1

une variable est

Selecciona una o más de las siguientes respuestas posibles:

type
objet
entier
unité primaire

Explicación

Pregunta 4 de 43

1

un entier est

Selecciona una de las siguientes respuestas posibles:

objet
type
sous type

Explicación

Pregunta 5 de 43

1

un réel est

Selecciona una de las siguientes respuestas posibles:

type
sous type
objet

Explicación

Pregunta 6 de 43

1

Le nombre d'objets en VHDL est

Selecciona una de las siguientes respuestas posibles:

2
3
4
5
6

Explicación

Pregunta 7 de 43

1

0 est de type

Selecciona una o más de las siguientes respuestas posibles:

bit
std_logic
integer
booléen
naturel

Explicación

Pregunta 8 de 43

1

'0' est de type

Selecciona una o más de las siguientes respuestas posibles:

bit
std_logic
integer
booléen
natural

Explicación

Pregunta 9 de 43

1

L'affectation d'un signal se fait avec

Selecciona una de las siguientes respuestas posibles:

=
:=
<=

Explicación

Pregunta 10 de 43

1

L'affectation d'une variable se fait avec

Selecciona una de las siguientes respuestas posibles:

=
:=
<=

Explicación

Pregunta 11 de 43

1

une instruction VHDL peut être sur plusieurs lignes

Selecciona una de las siguientes respuestas posibles:

vrai
faux

Explicación

Pregunta 12 de 43

1

les commentaires en VHDL

Selecciona una de las siguientes respuestas posibles:

sont précédés de --
sont entourés par --
sont entourés de /* */

Explicación

Pregunta 13 de 43

1

le VHDL fait la différence entre les majuscules et minuscules

Selecciona una de las siguientes respuestas posibles:

vrai
faux

Explicación

Pregunta 14 de 43

1

il est possible de mettre plusieurs instructions sur une même ligne

Selecciona una de las siguientes respuestas posibles:

vrai
faux

Explicación

Pregunta 15 de 43

1

une instruction

Selecciona una o más de las siguientes respuestas posibles:

se termine par .
se termine par ;
une ligne correspond à une instruction
peut se prolonger sur plusieurs lignes

Explicación

Pregunta 16 de 43

1

le VHDL est sensible aux espaces

Selecciona una de las siguientes respuestas posibles:

vrai
faux

Explicación

Pregunta 17 de 43

1

le VHDL est sensible aux sauts de ligne

Selecciona una de las siguientes respuestas posibles:

vrai
faux

Explicación

Pregunta 18 de 43

1

un identificateur

Selecciona una o más de las siguientes respuestas posibles:

doit commencer par une lettre
doit commencer par un chiffre
a une taille maximale de 8 caractères
ne doit pas se terminer par _
peut contenir plusieurs _ même à la suite
la taille est infinie

Explicación

Pregunta 19 de 43

1

un signal et une variable peuvent être de type std_logic

Selecciona una de las siguientes respuestas posibles:

vrai
faux

Explicación

Pregunta 20 de 43

1

la concaténation de chaines de caractère se fait avec

Selecciona una de las siguientes respuestas posibles:

@
&
+

Explicación

Pregunta 21 de 43

1

la concaténation de bit_vector se fait avec

Selecciona una de las siguientes respuestas posibles:

@
&
+

Explicación

Pregunta 22 de 43

1

"11"&"01"=

Selecciona una de las siguientes respuestas posibles:

1101
0111
1011

Explicación

Pregunta 23 de 43

1

1+1 est une opération entre deux

Selecciona una o más de las siguientes respuestas posibles:

caractères
bit
std_logic
integer
positive

Explicación

Pregunta 24 de 43

1

un objet pouvant prendre les valeurs '0' et '1' est de type

Selecciona una o más de las siguientes respuestas posibles:

bit
bit_vector
std_logic
integer
caractère

Explicación

Pregunta 25 de 43

1

Z signifie

Selecciona una de las siguientes respuestas posibles:

haute impédance
état bas
inconnu
faible

Explicación

Pregunta 26 de 43

1

X signifie

Selecciona una de las siguientes respuestas posibles:

état haut
état bas
haute impédance
conflit
non initialisé

Explicación

Pregunta 27 de 43

1

"0011" est de type

Selecciona una o más de las siguientes respuestas posibles:

bit
std_logic
bit_vector
std_logic_vector

Explicación

Pregunta 28 de 43

1

std_logic_vector (7 downto 0) est

Selecciona una o más de las siguientes respuestas posibles:

type
sous type
objet

Explicación

Pregunta 29 de 43

1

std_logic_vector (0 to 7)

Selecciona una o más de las siguientes respuestas posibles:

est un sous type
est un vecteur de 8 std_logic
le bit de poids fort est le bit d'indice 7
le bit de poids fort est le bit d'indice 0
le bit de poids fort est le bit le plus à droite

Explicación

Pregunta 30 de 43

1

bit_vector( 4 to 9)

Selecciona una o más de las siguientes respuestas posibles:

est untype
contient 9 bits
l'indice du bit de poids fort est 4
l'indice du bit de poids faible est 4

Explicación

Pregunta 31 de 43

1

le type physique est

Selecciona una o más de las siguientes respuestas posibles:

simulable
synthétisable

Explicación

Pregunta 32 de 43

1

le type bit est

Selecciona una o más de las siguientes respuestas posibles:

simulable
synthétisable

Explicación

Pregunta 33 de 43

1

le type réel est

Selecciona una o más de las siguientes respuestas posibles:

simulable
synthétisable

Explicación

Pregunta 34 de 43

1

integer range 0 to 9 est

Selecciona una o más de las siguientes respuestas posibles:

type
sous type
objet

Explicación

Pregunta 35 de 43

1

la taille de std_logic_vector( 9 downto 1) est

Selecciona una o más de las siguientes respuestas posibles:

0
8
9
10

Explicación

Pregunta 36 de 43

1

la taille de std_logic_vector (0 downto 9) est

Selecciona una o más de las siguientes respuestas posibles:

0
8
9
10

Explicación

Pregunta 37 de 43

1

soit a un signal de type std_logic_vector( 3 downto 0);

Selecciona una o más de las siguientes respuestas posibles:

a := "0011"
a := '0011'
a <= "0011"
a <= '0011'

Explicación

Pregunta 38 de 43

1

soit b une variable de type bit

Selecciona una o más de las siguientes respuestas posibles:

b='1'
b :='1'
b <="1"
b <='1'

Explicación

Pregunta 39 de 43

1

soit c un signal de type std_logic_vector(8 downto 0)

Selecciona una o más de las siguientes respuestas posibles:

c := '000000000'
c <= '000000000'
c := "000000000"
c<= "000000000"
c <= (others => '0')
c <= (others =>"'0")
c <= (others <= '0')

Explicación

Pregunta 40 de 43

1

a ( 2 to 4)

Selecciona una o más de las siguientes respuestas posibles:

='11'
='1100'
="11"
='"1100"

Explicación

Pregunta 41 de 43

1

d est une variable de type caractère

Selecciona una o más de las siguientes respuestas posibles:

d :='d'
d<:='d'
d :="d"
d <=d

Explicación

Pregunta 42 de 43

1

variable e:bit_vector(1 to 4) := "1100"

Selecciona una o más de las siguientes respuestas posibles:

e := (1 := '1', 2:= '1", 3 := '0',4=: '0')
e := (4 => '1', 3 => '1", 2 => '0',1=> '0')
e := (1 => '1', 2 => '1", 3 => '0',4=> '0')
e := (1 => '1', 2 => '1",others =>'0')

Explicación

Pregunta 43 de 43

1

natural est

Selecciona una o más de las siguientes respuestas posibles:

un sous type de positive
un sous type d'integer
est supérieur à 0
est strictement supérieur à 0

Explicación