En la gestión de interrupciones de un procesador con arquitectura MIPS-32 similar al utilizado en las prácticas de la asignatura, ¿En cuál de las siguientes opciones (sólo nos interesan los 16 bits menos significativos) se permitiría las interrupciones de un periférico conectado al nivel 1 de las interrupciones hardware?
Selecciona una de las siguientes respuestas posibles: