null
US
Sign In
Sign Up for Free
Sign Up
We have detected that Javascript is not enabled in your browser. The dynamic nature of our site means that Javascript must be enabled to function properly. Please read our
terms and conditions
for more information.
Next up
Copy and Edit
You need to log in to complete this action!
Register for Free
2856991
MEMÓRIA CACHE
Description
Esboço Mapa Mental Memória Cache
No tags specified
memória cache
surgimento
funcionamento
Mind Map by
Lauro Alvarenga
, updated more than 1 year ago
More
Less
Created by
Lauro Alvarenga
about 9 years ago
48
0
0
Resource summary
MEMÓRIA CACHE
Surgimento
Hierarquia de Memória
1990 - 25 MHz
Conceito
Ilusão
Camadas entre a UCP e Mem. Principal
Tipos de Cache
L1
No Processador
L1i e L1d
L3
(L1 e L2) ------ L3
L2
(L2 > L1)
L4
Novidade!
Rapidez / Largura de Banda
Cache Inclusivo
L1 copia L2
Remoção de linha / Processador verifica somente L2
Cache Exclusivo
L1 guarda informações diferentes de L2
Funcionamento da Memória Cache
Otimização
Memória Principal
Blocos com "K" palavras
Cache
Linhas contendo "K" palavras
Funcções de Mapeamento
Mapeamento dos blocos ---> Carregamento para a Cache
Associativo
Bloco carregado em qualquer linha
Endereço de memória / em dois campos
Rótulo
Identificador único do bloco
Palavra
Direto
Mapeado cada bloco em uma única linha
Associativo por Conjuntos
Endereço de Memória é dividido em 3 campos:
Rótulo
Palavra
Conjunto
Memória Cache / 5 conjuntos com "K" linhas
Algorítmo de Substituição
Qual bloco será substituído?
Utilizado nos mapeamentos Associativo e Associativo por Conjuntos
Implementação em hardware para maior velocidade
Quatro Tipos
Substitui aleatoriamente qualquer linha da Cache
Substitui o menos recentemente utilizado
Substitui o menos frequentemente utilizado
Substitui o armazenado a mais tempo na Cache
Atualização de Blocos
Substituir bloco na Cache? Verificar possível alteração na Mem. Principal!
Escrita de Volta
Implementação de um bit de atualização, onde quando é feita uma atualização em um bloco, o seu bit de atualização recebe o valor 1.
Quando um bloco for substituído, ele somente será reescrito na memória principal se seu bit de atualização tiver valor 1.
Escrita Direta
Operações de escrita feitas na cache também são feitas na mem. principal
Problemas a se considerar
Dispositivos de entrada e saída que podem ler e escrever diretamente na memória principal, invalidando dados da memória cache,
Presença de múltiplos processadores, cada qual com sua memória cache local , conectadas a memória principal.
Sanar problemas citados: Utilização de sistemas de coerência de memória cache
O futuro das Memórias Cache
Cache Principal com 3 auxiliares
Media attachments
b39372ee-1444-4376-8607-1c882db235e3 (image/jpg)
380fbbb7-bc8e-4e97-8fa4-d66936881b5b (image/jpg)
337fcb37-fabc-482c-ad51-011608999fde (image/jpg)
56b3ab85-b5d6-4fed-80f1-3133e10d9e1e (image/jpg)
36146b86-6ca5-4945-b235-f54b4d9242ae (image/jpg)
b3618a07-f4d5-417b-a169-a7c0837606fb (image/jpg)
b49399c7-7cbc-4772-ab63-1708ad5822a0 (image/jpg)
Show full summary
Hide full summary
Want to create your own
Mind Maps
for
free
with GoConqr?
Learn more
.
Similar
Organograma
Matheus Lima
Níveis de memória cache
Maycon Amaro
Diferenças e semelhanças entre a EaD e o Ensino Presencial
Jackeline Borges
COMENSALIDADE
Penha Risieri
Digite seu texto aqui
Lavinia Dara
Teoria das relações humanas
Luiza Helena Ferreira
Comensalidade
Andressa Moreira
APRENDIZAGEM NA PSICOLOGIA DA GESTALT
Janaína Ricardo
Banco de dados e análise de relatórios da empresa
Giovana Moura
COMENSALIDADE
DANIELA XIMENES
agosto
Lamartyne Carias
Browse Library