En los procesadores superescalares, el número de instrucciones que se lanza en cada ciclo:
Es siempre múltiplo de 2
No es fijo
Es fijo
Es igual al número de ALUs
En un procesador VLIW es el compilador el que planifica las instrucciones a ejecutar.
En un procesador VLIW es el hardware el que planifica las instrucciones a ejecutar.
Indicar cuál de las siguientes no es una ventaja de los procesadores vectoriales:
Eliminación de las dependencias de control
Eficiencia en el acceso a memoria
Gran capacida de cómputo
Reducción de las dependencias de datos
Indicar qué representa V2 en la instrucción ADDSV V1,F1,V2:
Una dirección de memoria
Un registro escalar
El registro vectorial de destino
El registro vectorial de origen
Indicar cuál es el tiempo de ejecución de una operación entre vectores de longitud 16 en un cauce segmentado de 4 etapas, sabiendo que cada etapa se completa en 10 milisegundos:
200 ms
150 ms
190 ms
180 ms
Indicar qué representa F1 en la instrucción ADDSV V1,F1,V2:
En los procesadores VLIW, la planificación de la ejecución de las instrucciones es:
Dinámica
Forzada
Estática
Aleatoria
El grado en el que las instrucciones de un programa son independientes entre sí se denomina:
Paralelismo de la máquina
Paralelismo superescalar
Paralelismo vectorial
Paralelismo en las instrucciones
Indicar cómo se denomina la técnica que, en un procesador VLIW, permite eliminar ciertas dependencias de datos:
Emisión desordenada de bucles
Planificación estática de bucles
Renombrado de bucles
Desenrollado de bucles
Los procesadores vectoriales son del tipo:
MIMD
MISD
SIMD
SISD
La longitud y la ubicación de los vectores son dos aspectos fundamentales a tratar en un procesador vectorial.
Indicar cuál es el tiempo de ejecución de una operación entre vectores de longitud 32 en un cauce segmentado de 5 etapas, sabiendo que cada etapa se completa en 7 milisegundos:
534 ms
252 ms
198 ms
270 ms
La longitud del vector [1,2,3,4,5,7] es:
3
5
6
7
La principal diferencia entre los procesadores superescalares y los procesadores VLIW es:
La forma en la que se planifica la ejecución de las instrucciones
El número de unidades funcionales
La forma en la que se gestionan las dependencias
El número de unidades de acceso a memoria
Indicar cuál de las siguientes arquitecturas no realiza procesamiento escalar:
Procesador superescalar
Procesador VLIW
Procesador vectorial
Procesador segmentado
Indicar cuál de los siguientes no es un requisito de implementación para un procesador superescalar:
Contar con un mecanismo que implemente la técnica de desenrollado de bucles
Contar con un mecanismo para identificar dependencias
Contar con mecanismos para captar varias instrucciones a la vez
Contar con un sistema de memoria que permita múltiples accesos
Los procesadores vectoriales no trabajan con valores escalares aislados, por lo que no necesitan de una unidad especial para su tratamiento.
En los procesadores superescalares, la planificación de la ejecución de las instrucciones es:
En un procesador superescalar es el compilador el que planifica las instrucciones a ejecutar.
