16330560
Beschreibung
Karteikarten von Andres Minder, aktualisiert more than 1 year ago
|
Erstellt von Andres Minder
vor fast 6 Jahre
|
|
| Frage | Antworten |
| Wozu dient die JTAG-UART in ihrem SopC? | - SW-Download - Debug Schnittstelle - Consonle für STDIN, STDOUT, STDERR |
| Wie kann man beeinflussen, dass die Abarbeitung von Interrupts möglichst schnell geschieht? | - Tightly Coupled Instruction Memory für ISR - Tightly Coupled Data Memory für Exception Stack |
| Welche Abklärungen machen Sie, bevor Sie eine Floating-Point ALU in Ihr SopC einbauen? | - Ob diese überhaupt nötig ist - Falls ja, ob die ALU auch Floating Point Divisionen rechnen können muss |
| Nennen Sie drei Hilfsmittel, die Ihnen helfen aufzuzeigen, wo die Nios 2 CPU viel Rechenzeit benötigt. | - GNU Profiler (SW-Lösung, gibt einen Überblick) - Performance Counter (HW-Lösung, präzise, rel. viel Ressourcen) - Timestamp Timer (HW-Lösung, präzise, weniger Ressourcen) |
| Wozu dient ein Tristate Conduit Pin Sharer? | Um mehrere externe Bausteine (z.B. SRAM und Flash) über dieselben FPGA-Pins anzuschliessen. |
| Wozu dient die System-ID Komponente in ihrem SopC? | Eindeutige Zuordnung von .sof zu der .sopc (kanns nicht genau lesen -.-) |
| Welche Vorteile bringen Tightly Coupled Memories? | Schneller Zugriff dank Punkt-zu-Punkt Verbindung. Keine Wartezeiten (...) Bus-Überlastung auf Avalon-MM |
| Heutige FPGAs haben Gigabit Tranciever (GBT). Was ändert das bei der Implementation von PCIe gegenüber älteren FPGAs ohne GBT? | Heute nur noch PHY (OSI-Layer 1) extern. Früher war auch MAC (OSI-Layer 2-3) extern. |
| Was sind die Hauptgründe, weshalb der NIOS II Core langsamer ist als die ARM Prozessoren auf den neuen SOC FPGAs? | NIOS II wird mit Logik Elementen realisiert. Programmierbare Logik ist langsam. ARM ist fix auf dem Chip --> sehr schnell Der Nios II ist ein Soft Core, welcher mit der programmierbaren Logik implementiert wird (200 MHz). Der ARM ist ein Hard Processing System (800 MHz). |
| Ist das Avalon-MM Interface Multi Master fähig? Falls nein, bitte begründen. Falls ja, nennen sie ein Beispiel wo dies zum Tragen kommt. | Ja - DMA-Controller können für den Transfer von grossen Daten die CPU entlasten. |
| Beim Herunterladen des SW-Images auf das FPGA kommt folgende Fehlermeldung: system timestamp mismatch Nennen sie zwei Ursachen dafür: | - Das SOF-File ist neuer als das ELF-File oder umgekehrt - Nach dem Generieren mit QSYS werden nicht beide Files (.sof/.elf) neu generiert. |
| Die Analyse von ihrem Software Code ergibt, dass die meiste CPU-Zeit in der Funktion alt_u32_calculate_checksum(alt_u32 *memory_block_base_ptr) verbraucht wird. Wie können Sie ihr System optimieren? | - Verwendung von TCM - *memory_block_base_ptr soll auf ein TCM verweisen - Die Funktion selber kann in einen TCM-Instruction Memory sein. |
| Nennen sie zwei Beispiele von Character Mode Devices: | - LCD Display - UART - STDOUT |
| Verfügt der NIOS II Core über eine Floating Point ALU? Begründen Sie. | Die Standart CPU unterstützt kein FP. Mann kann die ALU aber erweitern für FP. Braucht aber einige Ressourcen (unter anderem FP Divider) |
| Sie entwickeln ein Multiprozessorsystem mit zwei NIOS II, welche sich ein BlockRAM für den Datenaustausch teilen. Was ist zu beachten beim Speicherzugriff? | Da zwei Master gleichzeitig auf denselben Slave zugreifen, muss dieser Zugriff kontrolliert werden. |
Möchten Sie mit GoConqr kostenlos Ihre eigenen Karteikarten erstellen? Mehr erfahren.