Pregunta 1
Pregunta
Est un objet VHDL:
Respuesta
-
Entité
-
signal
-
entier
-
architecture
Pregunta 2
Pregunta
Une constante est
Respuesta
-
type
-
sous type
-
objet
-
unité de conception
Pregunta 3
Pregunta
une variable est
Respuesta
-
type
-
objet
-
entier
-
unité primaire
Pregunta 4
Pregunta 5
Pregunta 6
Pregunta
Le nombre d'objets en VHDL est
Pregunta 7
Respuesta
-
bit
-
std_logic
-
integer
-
booléen
-
naturel
Pregunta 8
Respuesta
-
bit
-
std_logic
-
integer
-
booléen
-
natural
Pregunta 9
Pregunta
L'affectation d'un signal se fait avec
Pregunta 10
Pregunta
L'affectation d'une variable se fait avec
Pregunta 11
Pregunta
une instruction VHDL peut être sur plusieurs lignes
Pregunta 12
Pregunta
les commentaires en VHDL
Respuesta
-
sont précédés de --
-
sont entourés par --
-
sont entourés de /* */
Pregunta 13
Pregunta
le VHDL fait la différence entre les majuscules et minuscules
Pregunta 14
Pregunta
il est possible de mettre plusieurs instructions sur une même ligne
Pregunta 15
Pregunta 16
Pregunta
le VHDL est sensible aux espaces
Pregunta 17
Pregunta
le VHDL est sensible aux sauts de ligne
Pregunta 18
Pregunta
un identificateur
Respuesta
-
doit commencer par une lettre
-
doit commencer par un chiffre
-
a une taille maximale de 8 caractères
-
ne doit pas se terminer par _
-
peut contenir plusieurs _ même à la suite
-
la taille est infinie
Pregunta 19
Pregunta
un signal et une variable peuvent être de type std_logic
Pregunta 20
Pregunta
la concaténation de chaines de caractère se fait avec
Pregunta 21
Pregunta
la concaténation de bit_vector se fait avec
Pregunta 22
Pregunta 23
Pregunta
1+1 est une opération entre deux
Respuesta
-
caractères
-
bit
-
std_logic
-
integer
-
positive
Pregunta 24
Pregunta
un objet pouvant prendre les valeurs '0' et '1' est de type
Respuesta
-
bit
-
bit_vector
-
std_logic
-
integer
-
caractère
Pregunta 25
Respuesta
-
haute impédance
-
état bas
-
inconnu
-
faible
Pregunta 26
Respuesta
-
état haut
-
état bas
-
haute impédance
-
conflit
-
non initialisé
Pregunta 27
Pregunta
"0011" est de type
Respuesta
-
bit
-
std_logic
-
bit_vector
-
std_logic_vector
Pregunta 28
Pregunta
std_logic_vector (7 downto 0) est
Pregunta 29
Pregunta
std_logic_vector (0 to 7)
Respuesta
-
est un sous type
-
est un vecteur de 8 std_logic
-
le bit de poids fort est le bit d'indice 7
-
le bit de poids fort est le bit d'indice 0
-
le bit de poids fort est le bit le plus à droite
Pregunta 30
Pregunta
bit_vector( 4 to 9)
Pregunta 31
Pregunta
le type physique est
Pregunta 32
Pregunta 33
Pregunta
le type réel est
Pregunta 34
Pregunta
integer range 0 to 9 est
Pregunta 35
Pregunta
la taille de std_logic_vector( 9 downto 1) est
Pregunta 36
Pregunta
la taille de std_logic_vector (0 downto 9) est
Pregunta 37
Pregunta
soit a un signal de type std_logic_vector( 3 downto 0);
Respuesta
-
a := "0011"
-
a := '0011'
-
a <= "0011"
-
a <= '0011'
Pregunta 38
Pregunta
soit b une variable de type bit
Respuesta
-
b='1'
-
b :='1'
-
b <="1"
-
b <='1'
Pregunta 39
Pregunta
soit c un signal de type std_logic_vector(8 downto 0)
Respuesta
-
c := '000000000'
-
c <= '000000000'
-
c := "000000000"
-
c<= "000000000"
-
c <= (others => '0')
-
c <= (others =>"'0")
-
c <= (others <= '0')
Pregunta 40
Respuesta
-
='11'
-
='1100'
-
="11"
-
='"1100"
Pregunta 41
Pregunta
d est une variable de type caractère
Respuesta
-
d :='d'
-
d<:='d'
-
d :="d"
-
d <=d
Pregunta 42
Pregunta
variable e:bit_vector(1 to 4) := "1100"
Respuesta
-
e := (1 := '1', 2:= '1", 3 := '0',4=: '0')
-
e := (4 => '1', 3 => '1", 2 => '0',1=> '0')
-
e := (1 => '1', 2 => '1", 3 => '0',4=> '0')
-
e := (1 => '1', 2 => '1",others =>'0')
Pregunta 43