TMikro(KKozla)

WR i RD steruja pamiecia danych, przy czym WR steruje zapisem do pamieci danych, RD steruje odczytem z pamieci danych. PSEN steruje odczytem z pamieci programu

WR i RD steruja zapisem i odczytem do dowolnego urzadzenia w tym pamieci danych i programu, PSEN jest sygnalem pomocniczym sterujacym zatrzaskiwanie mlodszego bajtu adresu w rejestrze. Adres ten pojawia sie na multipleksowanej szynie danych/adresow portu P0

WR i RD steruja zapisem i odczytem do dowolnego urzadzenia, ale tylko wtedy gdy PSEN =0, w pozostalych przypadkach sygnaly te dotycza pamieci danych i programu

WR i RD steruja zapisem i odczytem do dowolnego urzadzenia w tym pamieci danych i programu, PSEN jest pomocniczym sygnalem sterujacym rejestr zatrzaskujacy mlodszy i starszy bajt adresu pojawiajacy sie na multipleksowanych magistralach procesora 8051

Jest to rejestr (ang. single procesing), w ktorym przechowywane sa rozkazy jednotaktowe (wykonywane w jednym cyklu maszynowym procesora). Jest to wczesna namiastka cache’a

Jest to rejestr (ang. serial processing ) portu szeregowego UART

Jest to rejestr (ang. stack pointer) wskazujacy adres wierzcholka stosu, czyli adres komorki pamieci, w ktorej znajduje sie ostatnio zlozony na stosie bajt danych

Jest to rejestr (ang. stack pointer) wskazujacy adres wierzcholka stosu, czyli adres komorki pamieci, do ktorej wpisywana jest osmiobitowa dana przy wykonaniu rozkazu PUSH

Jest to plik, w ktorym zdefiniowana jest konfiguracja procesora

Jest to plik w ktory jest spoolerem portu szeregowego

Jest to plik, w ktorym zapisany jest kod maszynowy i uzywamy go do programowania pamieci programu

Jest to plik zapisany w kodzie heksadecymalnym, bedacy wynikiem dzialania symulatora procesora 8051

%26, #, !, $

%26, #, ^, *

%26, ^,%,@

%26,@,^,$

4,9 [mV]

2,4 [mV]

9,8 [mV]

1,2 [mV]

1

2

4

8

Jest to sprzetowy uklad czuwajacy, ktory zabezpiecza procesor przed zniszczeniem termicznym

Jest to sprzetowy uklad czuwajacy zabezpieczajacy program przed pozostawaniem w petli nieskonczonej

Jest to uklad lub program, ktory zabezpiecza system mikroprocesorowy przed wirusami

Jest to inna nazwa firewalla

Do wybierania posredniego lub bezposredniego typu dostepu pamieci danych

Do wybierania zewnetrznej lub wewnetrznej pamieci programu jako pamieci, z ktorej procesor czyta rozkazy po wlaczeniu zasilania

Sygnal ten jest uzywany do zatrzaskiwania starszego bajtu adresu w rejestrze pomocniczym

Sygnal ten jest generowany przez kontroler przerwan i oznacza, ze przerwanie moze byc przyjete (ang. External Access)

Nazwa GAL (ang. Gallium Arsenide Logic) okresla sie uklady cyfrowe zbudowane w oparciu o arsenek galu. Uklady moga pracowac z czestotliwoscia 250GHz

GAL (ang. Giant Array Logic) sa to uklady logiczne o najwyzszej skali integracji

Jest to jeden z typow programowalnych ukladow logicznych znamionujacy sie srednia skala integracji

Jest to uklad logiczny skladajacy sie z duzej liczby bramek polaczonych w matryce (ar-ray), sluzacy do przechowywania/pamietania danych w postaci macierzowej

DSP (ang. Digital Signal Processor) – cyfrowy procesor sygnalowy dedykowany do przetwarzania sygnalow czesto wyposazony w przetworniki A/C i C/A

DSP (ang. Direct Stack Pointer) – bezposredni wskaznik stosu

DSP (ang. Direct Stack Processor) – bezposredni wskaznik procesora stosowany w ukladach wieloprocesorowych. . Procesory dzialaja na stosie zadan – do kazdego zada-nia przydzielany jest procesor poprzez wskaznik DSP

DSP (ang. Digital Scratch Pad) – tablica zadan do wykonania przez procesor. Rozwia-zanie stosowane w nowoczesnych procesorach wielowatkowych

Do monitoringu parametrow sieci zasilajacych jedno- i troj-fazowych, w szczegolnosci do badania wartosci zaklocen i znieksztalcen amplitudy napiecia

Do kontroli zakresow napiecia zasilania, wylaczajac/zalaczajac w razie potrzeby dodatkowe stopnie zasilacza

Do stabilizacji napiecia zasilania systemu mikroprocesorowego

Do badania napiecia zasilania mikroprocesora. Jesli zasilanie ma zbyt niska wartosc, nastepuje zresetowanie mikroprocesora

gdy mikroprocesor ma wspolne magistrale danych i adresow do komunikacji z pamiecia danych i pamiecia programu

gdy mikroprocesor ma odrebne magistrale danych i adresow do komunikacji z pamiecia danych i pamiecia programu

gdy mikroprocesor komunikuje sie z pamiecia danych i pamiecia programu poprzez multipleksowane magistrale danych i adresow

gdy mikroprocesor komunikuje sie z pamiecia danych i pamiecia programu poprzez multipleksowane magistrale danych i odrebne magistrale adresowe

Do zwiekszenia obciazalnosci wyjscia, zwiekszenia pojemnosci wyjsciowej a co za tym idzie zwiekszenia granicznej czestotliwosci ich pracy

Do zwiekszenia obciazalnosci wyjscia i zmiany napiec poziomow logicznych. Dodatkowo mozna laczyc wyjscia OC dzieki czemu realizujemy sume logiczna

Do zwiekszenia obciazalnosci wyjscia, zmiany napiec poziomow logicznych. Dodatkowo mozna laczyc wyjscia OC dzieki czemu mozemy zrealizowac iloczyn montazowy

Wyjscie OC nie jest stosowane w ukladach cyfrowych

Rejestr DPTR (ang. data pointer) jest rejestrem uzywanym do adresowania posredniego pamieci wewnetrznej danych

Rejestr DPTR (ang. data pointer) jest rejestrem uzywanym do adresowania posredniego pamieci zewnetrznej danych

Rejestr DPTR (ang. data pointer) jest rejestrem uzywanym do adresowania posredniego pamieci zarowno zewnetrznej jak i wewnetrznej danych

Rejestr DPTR (ang. data patern) to rejestr wzorcowy sluzacy do przechowywania wzorcow znakow potrzebnych przy transmisji znakowej poprzez port UART

Podlaczyc do mikroprocesora: zasilanie, uklad resetujacy i uklad taktujacy

Podlaczyc do mikroprocesora: zasilanie, uklad resetujacy i uklad taktujacy, zaprogramowac procesor

Podlaczyc do mikroprocesora: zasilanie i uklad taktujacy

Podlaczyc do mikroprocesora: zasilanie, uklad resetujacy i uklad taktujacy, zaprogramowac procesor, podlaczyc pamieci danych i programu